Mots clé : procédés plasma, espaceur low-k, sélectivité, SiGe, Mémoires Flash embarquées, Technologie FDSOI
Lieu : Grenoble/Crolles
Commencement : dès octobre/Novembre 2018
Financement : Ciffre
Contexte de la thèse
La fabrication de circuits intégrés nécessite l’enchaînement de nombreuses étapes technologiques, telles que le dépôt de matériaux, la lithographie et la gravure par plasma. Pour augmenter les performances des dispositifs, il est nécessaire d’introduire de nouveaux matériaux et de nouvelles architectures qui remettent en question les procédés technologiques déjà existants.
Dans ce contexte, les nouvelles technologies de mémoires flash embarquées, basées sur du 28nm FDSOI nécessitent le remplacement du matériau d’espaceur en Si3N4 par des matériaux à faible permittivité (dit espaceur low-k) de type SiBCN, ainsi que le remplacement du canal en Si par du SiGe. Ces modifications introduisent de nouveaux défis technologiques à résoudre pour permettre la mise en place des technologies Flash avancées. Un des verrous technologiques est le procédé de gravure des espaceurs. Une fois la grille de transistor réalisée, une couche fine (dizaine de nm) et conforme d’espaceur est déposée sur l’empilement de grille (cf. Fig1a).
L’objectif du procédé de gravure des espaceurs est de venir retirer par gravure plasma le dépôt présent au sommet et au fond des motifs tout en respectant les critères suivants (cf. Fig.1b) :
– Contrôle de la dimension critique (CD), i.e pas de consommation latérale des espaceurs
– Contrôle de la morphologie (en particulier absence de pied)
– Pas de consommation et ni de modification du substrat. Ce point est particulièrement important pour les technologies de type FDSOI, où le procédé de gravure espaceur est suivie d’une épitaxie des zones source/drain. Pour avoir une bonne reprise d’épitaxie, il est impératif que le procédé d’espaceur n’endommage ni ne consomme le substrat.
– Minimisation des non-uniformités de CD et de consommation de substrat
Des travaux antérieurs ont permis le développement de procédés de gravure d’espaceurs en Si3N4 avec arrêt sur substrat Si en respectant les critères cités ci-dessus. Plusieurs approches ont été développées : des procédés de gravure plasma conventionnels développés dans des réacteurs ICP [1], l’utilisation de technologies plasmas pulsées [1] ou encore un nouveau concept dit Smart Etch [2].
Malheureusement, les stratégies mises en place pour la gravure d’espaceur Si3N4 avec arrêt sur Si ne sont pas adaptées avec la nouvelle intégration et conduisent notamment à une dégradation du substrat SiGe qui compromet la reprise d’épitaxie. Il est aujourd’hui impératif de trouver une solution de gravure des matériaux low-k avec arrêt sélectif sur SiGe pour permettre la mise en place des technologies avancées de mémoires Flash embarquées.
Références :
[1] Romuald Blanc, « Développement et caractérisation de procédés de gravure des espaceurs Si3N4 pour les technologies FDSOI », PhD thesis, Thèse de l’Université de Grenoble, 2014.
[2] Maxime Garcia-Barros, « Développement et caractérisation de procédés de gravure des espaceurs Si3N4 et Low-k pour la technologie FDSOI 14nm », PhD thesis, Thèse de l’Université de Grenoble, 2018
Objectifs
L’objectif de cette thèse est de développer et de caractériser un procédé de gravure plasma d’espaceurs low-k compatible avec l’intégration des mémoires flash embarquées utilisant les technologies FDSOI 28nm. Le point clé de ce développement est un arrêt sélectif sur le substrat SiGe sans endommager celui-ci. Il s’agira donc de comprendre les mécanismes qui empêchent la reprise d’épitaxie sur un substrat de SiGe qui a été exposé à un plasma de gravure afin de proposer une solution compatible avec l’intégration. Ces solutions pourront reposer sur :
– le choix de nouvelles chimies de plasma pour graver l’espaceur low-k,
– l’utilisation des technologies pulsées qui ont montré un véritable potentiel pour graver des fines couches de matériaux sans endommagement des matériaux en présence,
– le développement d’un procédé de gravure smart etch qui combine deux étapes de procédés : une étape de modification de la matière par l’implantation d’ions suivi d’un retrait de la couche modifiée par une étape de retrait sélectif effectuée soit par gravure humide ou par l’action de radicaux générés dans un plasma délocalisé
– l’introduction d’une étape de nettoyage par voie humide suivant l’étape de procédés plasma
Le travail de thèse se déroulera à la fois sur le site de STMicroelectronics à Crolles et au LTM/CNRS implanté sur le site du CEA/Leti de Grenoble. Les procédés plasma seront développés dans des réacteurs plasma industriels acceptant des substrats 300mm disponibles sur les deux sites. STMicroelectronics dispose d’un réacteur ICP équipé des technologies plasmas pulsés. Le LTM dispose d’une plateforme 300mm constituée de deux réacteurs : un ICP équipé des technologies plasmas pulsés et un réacteur permettant de mettre en œuvre dans une même chambre le concept smart etch (implantation et retrait par plasma délocalisé). Ces réacteurs sont connectés via une chambre de transfert à une chambre d’analyses XPS permettant une analyse quasi in-situ des substrats gravés pour une meilleure compréhension des interactions plasma/surface. Cette plateforme est également équipée d’une valise de transfert sous vide qui permet de transférer le substrat de manière quasi in-situ sur la plateforme de caractérisation de l’Equipe IMPACT. Cette plateforme dispose notamment d’une chambre de dépôt physique en phase vapeur (PVD) de métaux (Ti, Pt, Al), qui nous permet d’encapsuler nos structures avant leur caractérisation ex-situ par EDX. Cette technique a déjà montré un réel potentiel pour analyser la composition chimique des couches réactives qui se forment sur les surfaces après
gravure. Les microscopies électroniques ((FIB-STEM) et (TEM)) du LTM et de STMicroelectronics apporteront des informations sur le profil après gravure et le contrôle dimensionnel.
Compétences : Le candidat doit être diplômé d’une école d’ingénieur ou d’un master de recherche. Le sujet de thèse proposé vise une recherche appliquée. Le travail de thèse demandé requiert un goût pour le travail expérimental, un bon niveau scientifique de manière générale, des connaissances solides en physiques des matériaux et leur caractérisation (XPS, ellipsométrie, Microscopie électronique..). Des compétences en physique des plasmas) pourront également être appréciées. Le candidat doit aimer travailler en équipe tout en faisant preuve d’autonomie, et de dynamisme.
Joindre à votre candidature votre CV avec les notes et classement de master 1 et 2, ainsi qu’une lettre de référence de la part de votre responsable de stage Master.
Contacts :
Erwine Pargon
Chargée de recherche LTM/CNRS
04 38 78 91 57
erwine.pargon@cea.fr
Cecile Jenny
Ingénieur ST Microelectronics
cecile.jenny@st.com
